Please use this identifier to cite or link to this item:
http://www.repositorio.cdtn.br:8080/jspui/handle/123456789/950| Title: | Contribution à l'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images sur des architectures mono - FPGA à l'aide d'une méthodologie d'adéuation algorythme archicteture |
| Authors: | Dias, Ailton Fernando^L9708170720235414 |
| Affiliation: | Centro de Desenvolvimento da Tecnologia Nuclear/CDTN, Belo Horizonte, MG, Brasil |
| Issue Date: | 2000 |
| Keywords: | Image processing;signals;algorithms;data transmission |
| Abstract: | Ce travail décrit une méthode d'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images (TSI) sur des archictetures mono - FPGA à l'aide d'une méthodologie d'Adéquation Algorithme Architecture intégrant la synthèse des chemins de donnés et de controle dans um modèle unifié. |
| Access: | L |
| Appears in Collections: | Tese |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Tese_Ailton_FDias.pdf | 23.22 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.