Contribution à l'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images sur des architectures mono - FPGA à l'aide d'une méthodologie d'adéuation algorythme archicteture

Please use this identifier to cite or link to this item: http://www.repositorio.cdtn.br:8080/jspui/handle/123456789/950

Full metadata record

DC Field	Value	Language
dc.contributor.author	Dias, Ailton Fernando^L9708170720235414
dc.coverage.spatial	Paris
dc.date.accessioned	2016-08-29T19:20:01Z	-
dc.date.available	15-12-2009
dc.date.available	2016-08-29T19:20:01Z	-
dc.date.issued	2000
dc.identifier.uri	http://www.repositorio.cdtn.br:8080/jspui/handle/123456789/950	-
dc.description.abstract	Ce travail décrit une méthode d'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images (TSI) sur des archictetures mono - FPGA à l'aide d'une méthodologie d'Adéquation Algorithme Architecture intégrant la synthèse des chemins de donnés et de controle dans um modèle unifié.
dc.format.extent	303 p.
dc.language.iso	Francês
dc.rights	L
dc.subject	Image processing
dc.subject	signals
dc.subject	algorithms
dc.subject	data transmission
dc.title	Contribution à l'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images sur des architectures mono - FPGA à l'aide d'une méthodologie d'adéuation algorythme archicteture
dc.type	Tese
dc.creator.affiliation	Centro de Desenvolvimento da Tecnologia Nuclear/CDTN, Belo Horizonte, MG, Brasil
dc.identifier.grau	These (D. en Sci.) - Université de Paris Sud- Orsay (France)
Appears in Collections:	Tese

Files in This Item:

File	Description	Size	Format
Tese_Ailton_FDias.pdf		23.22 MB	Adobe PDF	View/Open